硬件深挖之一：超导量子比特

前情提要：第 12 篇《硬件路线大乱斗：超导 / 离子阱 / 光量子 / 拓扑》里，我们快速扫过四条硬件路线。这一篇，把目前最主流的超导量子比特拆开看——它也是 IBM、Google 这些头部玩家押注的方向。

一、钩子：用"电路"造量子比特

最反直觉的一点：超导量子比特，本质是一块人造原子——用超导电路（约瑟夫森结 + 电容/电感）构造出两个允许的能级，拿这两个能级当 |0⟩ 和 |1⟩。它不是天然原子，而是工程师在硅片上"设计"出来的原子。好处是：能用微波脉冲精确操控，也能靠芯片工艺批量制造。

二、物理原理：transmon 与微波门

今天主流是 transmon（穿越子）结构：用约瑟夫森结提供非线性，让"这两个能级"和人造的更高能级分得够开，操作不易跑偏。

• 初始化：制冷到约 0.015 开尔文（稀释制冷机），热噪声几乎冻结；
• 操控：打特定频率的微波脉冲，做 Rx/Ry 旋转（呼应第 17 篇通用门集）；
• 纠缠：两个 transmon 通过耦合总线（谐振腔）交换光子，实现类 CNOT 的门；
• 读取：用另一路微波探测谐振频率的微弱偏移，推断态是 0 还是 1（呼应第 4 篇测量）。

三、优劣：快且好造，但怕冷怕噪

优势很明显：

• 门速度快（纳秒级），比离子阱快得多；
• 可集成：标准半导体工艺，能在一片芯片上放成百上千比特，规模化路径清晰；
• 表面码友好：平面布线正好对上第 20 篇讲的表面码局部性（邻居测量）。

代价也同样真实：

• 极低温：必须泡在稀释制冷机里，工程复杂、贵；
• 退相干偏短：相干时间从微秒到毫秒级，长线路要靠第 11 篇的纠错兜住；
• 互联难：芯片内好连，跨芯片（多模块）的"量子互联"仍是难题。

四、代表机型与最新进展

• IBM：Heron 处理器持续迭代，路线图指向 Quantum Starling（容错目标约 2029），用表面码堆叠逻辑比特；
• Google：Sycamore（2019）首秀"量子优越性"，Willow（2024）在更多比特上实现"错误率随码距增大而下降"——正是第 20 篇阈值定理的实证迹象；
• 其他：中国"祖冲之"系列、学术与创业团队也在同一范式上竞速。

五、小结与预告

这一篇，把第 12 篇的"超导"主线讲实了：

• 超导比特 = 人造原子电路（transmon），用微波脉冲当量子门；
• 优势是快、可集成、贴合表面码；代价是极低温、退相干短、互联难；
• IBM、Google 的路线，本质上都在为跨过阈值定理那条门槛爬规模。

超导是"用芯片堆规模"的路线。另一条路走"少而精"——用单个离子当比特，相干时间更长。下一篇，我们就看离子阱。

下次见。